

i

TW 275717

Abstract:

The present invention relates to a semiconductor device for detected light or radiated light and a manufacturing method thereof. The present invention provides a semiconductor device which receives detected light or radiated light and converts it to electrical signals at a high operating speed and low power consumption.

The present invention uses a PMOS transistor having a substrate back bias as a detection element and further provides the PMOS transistor in an N-well which has a concentration higher than that of an N⁻ type substrate. Furthermore, a depletion layer forming P⁺ type substrate is provided on the same surface of the substrate where the PMOS transistor is formed.

報 彸 利 (19)(12) 惠. 國 菙 民 中

(11)公告編號:275717

(44)中華民國85年(1996)05月11日

登 明

全 24 頁

(51) Int · C 1 5 : HolL31/04

稍:檢測光或放射線之半導體裝置及其製造方法 (54)名

(21)申 蹟 案 號:84104931

[22]申請日期:中華民國84年(1995)05月18日

人: (72)發

查藏查

日本

井上昌宏

日本

山中順子

日本

池田博一

日本

蘛 人: (71)申

精工電子工業股份有限公司

· 日本

5.

PP03-0383 -00TW-HP 08 12.26

ALLOWED

先生 林志剛 先生 人:林敏生 (74)代 理

1

[57] 申請專利範圍:

1. 一種檢測光或放射線的檢出半導體裝 置,其特徵爲:至少備有:將MO S電晶體與形成延伸至前述MOS電晶 體的基板區域的空乏層之空乏層形成 手段以所定的間隔設置因而形成在同 —半導體基板之半導體元件、及在前 述空乏層形成手段加入反向偏壓電壓 的手段,

起因於入射至前述空乏層的檢測光或 放射線因而檢出所產生的MOS電晶體 的基板區域之電位變化作爲前述電晶 體的輸出。

- 2. 如申請專利範圍第1項的檢測光或放 射線之檢出半導體裝置,其中前述 MOS電晶體,與前述半導體基板同一 導電型下被形成在比該半導體基板高 不純物濃度的第3不純物區域內。
- 3.如申請專利範圍第1或2項的檢測光或 放射線之檢出半導體裝置,其中前述 空乏層形成手段是以PN接合而被形 成。

- 4.如申請專利範圍第3項的檢測光或放 射線之檢出半導體裝置,其中前述 PN接合,被形成在與形成有前述 MOS電晶體的前述半導體基板同一面 10
- 5.如申請專利範圍第3項的檢測光或放 射線之檢出半導體裝置,其中前述 PN接合,被形成在與形成有前述 MOS電晶體的前述半導體基板反面側 的面。
- 10. 6.如申請專利範圍第1或2項的檢測光或 放射線之檢出半導體裝置,其中前述 空乏層形成手段是以MOS二極體而被 形成。
- 7.如申請專利範圍第6項的檢測光或放 15. 射線的檢出半導體裝置,其中前述 MOS二極體,被形成在與形成有 MOS電晶體的前述半導體基板同一面 **-** •
- 8.如申請專利範圍第6項的檢測光或放 20. 射線的檢出半導體裝置,其中前述

MOS二極體,被形成在與形成有 MOS電晶體的前述半導體基板反面側 的面。

- 9. 如申請專利範圍第1或2項的檢測光或 放射線之檢出半導體裝置,其中前述 MOS電晶體以源極區域爲中心被配置 成同心圓狀,並且將該外圍包圍有 PN接合區域。
- 10.如申請專利範圍第1或2項的檢測光或 放射線之檢出半導體裝置,其中以前 述MOS二極體爲中心在其外周構成前 述MOS電晶體的各電極被包圍配置成 同心圓狀。
- 11.如申請專利範圍第1或2項的檢測光或 放射線之檢出半導體裝置,其中前述 半導體基板,介隔絕緣膜被設置在支 撐基板上。
- 12.如申請專利範圍第1或2項的任何個檢 出半導體裝置,都以複數個被配列在 同一半導體基板。
- 13.如申請專利範圍第1或2項的檢測光或 放射線之檢出半導體裝置、及信號處 理電路爲被形成在同一半導體基板內 。
- 14.一種檢測光或放射線之檢出半導體裝置的製造方法,其特徵爲具有:至少在第1導電型的第1半導體基板上形成第2導電型不純物區域之過程、及氧的並第2導電型不純物區域的面接著第2基板之過程、及將第1半導體基板研磨成所定厚度之過程、及將第1半導體基板研磨成所定厚度之過程、及在以前述過程所被研究的面形成MOS電晶體之過程、及去除前述第2基板之過程、及形成電極至前述第2導電型不純物區域。
- 15.如申請專利範圍第14項的檢測光或放射線之檢出半導體裝置的製造方法, 其中形成前述第2導電型不純物區域 之過程至少使用BF2或是BF3的離子種

,以40keV至80keV的加速能量進行 5E14/cm²的接雜量離子注入。

- 16.一種檢測光或放射線之檢出半導體裝置的製造方法,其特徵爲具有:
- 5. 至少在第1導電型的第1半導體基板介 隔絕緣膜而接著第2基板之過程、及 將第1半導體基板研磨成所定厚度之 過程、及在被研磨的第1半導體基板 的面形成MOS之過程、及去除前述第 10. 2基板之過程、及在前述第1半導體基 板的面形成空乏層形成用MOS二極體 的電極之過程。
- 17.一種檢測光或放射線之電子機器,係 搭載:兼具設有上述通過微分量增幅 15. 功能電路之上述信號處理電路之如申 請專利範圍第16項之檢測用半導體裝 置者。

圖示簡單說明:

第1圖係表示本發明第1實施例之斷面 20. 圖;

> 第2圖係表示本發明第1實施例的 PMOS電晶體之平面圖;

> 第3圖係表示本發明PMOS電晶體的動作原理之電路圖;

25. 第4圖係說明本發明PMOS電晶體的 動作圖:

> 第5圖係表示本發明PMOS電晶體的 容量與電阻成分之電路圖;

第6圖係表示本發明PMOS電晶體的 30. 物理量參數表;

> 第7圖係表示本發明PMOS電晶體 PIXEL的電氣特性參數表;

> 第8圖係表示本發明PMOS電晶體 PIXEL的荷電粒子檢出要件之電路特性 參數表;

> 第9圖係2次元的配列本發明第1實施 例之平面圖;

> 第10圆係2次元的配列本發明第1實施 例之斷面圖;

40. 第11圖係表示本發明第2實施例之斷

35.

10.

20.

30.

5

面圖;

第12圖係表示本發明第2實施例之平 面圖;

第13圖係表示本發明讀出電路的1例 之電路圖;

第14圖係表示本發明第3實施例之斷 面圖;

第15圖係表示本發明半導體裝置的摻 雜量與比電阻之圖;

第16圖係表示本發明偏壓電壓與空乏 層的厚度之圖;

第17圖係表示本發明製造過程的之例 之斷面圖;

第18圖係表示本發明第4實施例的半 導體裝置之斷面圖;

第19圖係表示本發明第5實施例的半 導體裝置之斷面圖;

第20圖係表示過去的荷電粒子檢出用 半導體裝置圖;

第21圖係說明過去荷電粒子檢出用半 導體裝置的動作之電路圖;

第22圖係表示本發明第1實施例的第 1變形例之平面圖;

第23圖係表示本發明第1實施例的第 1變形例之平面圖;

第24圖係表示本發明第1實施例的第 2變形例之平面圖;

第25圖係表示本發明第1實施例的第 3變形例之平面圖;

第26圖係表示本發明的變形例之斷面 圖;

第27圖係表示本發明第1實施例的第 5變形例之斷面圖;

第28圖係表示2次元的配列本發明第 1實施例的第4變形例的檢出部(PMOS PIXEL)例之斷面圖;

第29圖係表示本發明第2質施例的第 1變形例之斷面圖; 6

第30圖係表示本發明第2實施例的第 2變形例之斷面圖:

第31圖係爲在於本發明第2實施例的 第2變形例將信號處理電路形成在同一 基板內之半導體裝置,表示檢出部之部

基板內之半導體裝置,表示檢出部之部分斷面圖;

第32圖係爲在於本發明第2實施例的 第2變形例將信號處理電路形成在同一 基板內,表示信號處理電路部之部分斷 面圖;

第33圖係關於本發明第2實施例的第 2變形例的一例之平面圖;

第34圖係表示本發明第2實施例的讀 出電路的一例之方塊圖;

15. 第35圖係表示本發明第2實施例的第 2應用例其半導體裝置的基極條狀傳送 的情況的電路之系統方塊圖;

> 第36圖係表示本發明第2實施例的第 2應用例其半導體裝置的載體方式傳送 的情況的回路之系統方塊圖;

第37圖係將本發明第2實施例的第2應 用例其半導體裝置的偏壓控制電路部以 雙極的構造爲例之方塊圖;

第38圖係將本發明第2實施例的第2應 25. 用例其半導體裝置的偏壓控制電路部以 MOS構造例之方塊圖;


> 第39圖係將本發明第2實施例的第2應 用例其半導體裝置的偏壓控制電路部以 MOS構造爲例,將受光部以隨從器結線 的情況之方塊圖;


第40圖係在於本發明第2實施例的第 2應用例其半導體裝置的電源控制電路 部使用N-基板的情況之方塊圖;


第41圖係在本發明第2實施例的第2應 35. 用例其半導體裝置之電源控制電路部使 用P-基板的情況之方塊圖;


> 第42圖係表示對於本發明的入射光量 之出力特性圖。

Ý.










第五圖



第六圖

4/16

第七圖


物理量參數	本實施例值
d (空乏層厚度) Ad (PIXEL尺寸) NA (源極不純物濃度) NA (源極不純物濃度) NA (源極區域間) A, (源極區域尺寸) L. (PMOS電晶體 極絕緣膜厚) μS (載體移動度) Ψατι (N-孔洞區域)	300 µm 200 × 200 µm 5 × 10' ° cm - 3 1 × 10' ° cm - 3 4 × 4 µm 4 × 4 µm 540nm 120cm²/V sec 100 × 100 µm

研发性性白髓	+ set the Militia
電氣特性參數	本實施例值
CD=AdCd	14.0fF
CG=WLCox	1.02fF
CJ=AJCjo	4.85fF
CS=WLC	5. 56fF
Co=CD+CJ+CS	24.4fF
Cox	63.9F/ μ_{n}^{2}
V 5 1	0. 92V
φFn	-0. 35V
Lo	41.3NM
V	-8. 27V
Ves	-9. 0V
gm	0.56 µ S
g	3.03 µ S
Iq(DC)	200nA
lı	1pA/ PIXEL


第八圖

電路特性参數	本實施例值
R。(N-孔洞偏壓電阻) r=R。C。(總時間以對 r.(總明明明明明明明明明明明明明明明明明明明明明明明明明明明明明明明明明明明明	10G Ω (typ) 250 μ sec 1 μ sec 1 μ sec 150 μ sec 1.5mS 1pA/PIXEL 25b 1MΩ 0.15pF 18.6 11.2% 388 -5V 0V 0V -80V

ί




第九圖




第十圖


第十一圖




第十二圖




第十三圖



第十四圖




第十五圖




第十六圖


d:本實施例基部深度方向




第十七圖




第十八圖





第十九圖













第二十二圖




第二十三圖




٠,٠

第二十四圖




第二十五圖



Ĺ


第二十六圖



第二十七圖


`22701

P通道MOS電晶體




ή

第二十八圖




第二十九圖




4

第三十圖





第三十一圖




ί

第三十二圖







第三十四圖




第三十五圖




. .




第三十六圖



第三十七圖




第三十八圖





第三十九圖

第四十圖



第四十一圖





第四十二圖

Ŕ